ムーアの法則は2021年までに機能しなくなり、3D統合に置き換わります

a-silicon-wafer-in-sand-maybe

過去数年にわたって、私たちはムーアの法則の変換。ムーアの法則はもともと、トランジスタスケーリングの継続的な改善を説明する方法として作成されましたが、半導体の性能と新しいチップ機能の統合における長期的な傾向を含めるように再定義および拡張されました。さて、半導体に関する国際技術ロードマップ(ITRS)には、 解放された 従来の2Dトランジスター密度スケーリングが2021年までに終了することを表明する、将来の半導体テクノロジーに関する新しいアップデートは、新しい異なるタイプの統合とスケーリングに置き換えられる予定です。

ITRSの最近リリースされたエグゼクティブレポートの多くは、ムーアの法則の意味が長年にわたって変化した方法に焦点を当てています。ムーアの法則3.0の必要性を指摘した2015年に、これについて話し合いました。半導体業界の焦点は、個々のチップの縮小から、機能の統合と消費電力の削減を強調するSoCまたはデバイス中心のモデルに移行したためです。現代の携帯電話は、この3番目のタイプの統合の一例です。高解像度画面、高速セルラーおよびワイヤレスネットワーク、タッチスクリーンインターフェイス、写真とビデオの両方をキャプチャできる高品質のカメラ、短距離懐中電灯(内蔵フラッシュのおかげ)、および16-128GBの内部ストレージ。この機能はすべて、1GHzをはるかに超える周波数で動作する高速システムオンチップと組み合わされています。



3D統合

3Dスタッキングの利点。



2Dから3D構造への移行は、一部のテクノロジーでは他のテクノロジーよりもはるかに簡単になります。 CPUなどの論理回路に3D構造を採用する際の主な課題の1つは、ロジックトランジスタの上にメモリトランジスタをスタックすると、ダイ内に過剰な熱が閉じ込められると、片方または両方の層が溶ける可能性があることです。 NANDフラッシュが 3D製造、ただし3D CPUは、2021〜2024のタイムフレームまで期待されていません。現在から今までの間に、メーカーは現在の性能を改善するために、シリコンゲルマニウム(SiGe)やIII-V半導体(周期表のグループIIIおよびVの半導体)などの他の材料を統合することが期待されています。

エネルギー消費



ITRSは、 ETでも以前に取り上げました 進歩を構成するものの性質と、パフォーマンスの改善が厳密な時計の前進よりも低電力を強調し続けることの特徴についてです。これは、一部には市場が要求するものの性質によるものであり、一部には現在の素材がより高いクロックレートにヒットする能力が限られているためです。上記のグラフが示すように、ファンデルワールFETのみが 一致 電力消費が大幅に削減されますが、絶対性能の観点からハイパワーCMOS。熱的に制約された環境では、vdWFETとexFETは、10W / cmの電力エンベロープに制約されている場合、大幅に高速になります。

ITRSによって浮上した代替案の1つは、独自のファンクションブロックを利用するか、特定のアプリケーションに高度に調整された、高度に専門化された異種コアの使用法が改善されることです。これは、いわゆる ダークシリコン問題 以前説明したことであり、説明するのは比較的簡単です。類似チップの数が増えるマルチコアブロックを構築する代わりに、メーカーはそのスペースの一部を使用して、特定のタスク専用のプロセッサーを構築します。概念的には、これはカメラが1つの専用プロセッサを備え、他のアプリケーションが他のコアで実行できることを意味します。一部の研究プロジェクトでは、アプリケーションレベルでタスクを処理するための小さなコアの構築を検討していますが、ITRSレポートではこの詳細については詳しく説明していません。

NAND対DRAM

ここでは、NANDとDRAMがさまざまなメトリックでどのように比較されるかを示します。面白くなるために主に含まれる画像。



ITRSレポートの1つのポイントは、必ずしも正しいとは言えませんが、デスクトップ、ラップトップ、およびそれ以前に、IoT開発の中心にこの種の統合とエンベローププッシュが見られるということです。など。その理由は単純で、上で推測したとおりです。現在、シリコン業界は、より少ない電力で動作すると同時に消費電力を改善できるチップを作成することを強く求めています。次世代のウェアラブルを構築したい場合、消費電力を1Wから0.75Wに削減することは大きな改善です。しかし、0.25Wの電力を削減できるテクノロジーは、15W〜140Wのラップトップおよびデスクトップの範囲のデバイスにうまく変換できない場合があります。同様に、CPUを統合して3Dチップを構築するには、適切な放熱が必要です。つまり、これらの方法に依存する最初のチップは、おそらくラップトップやデスクトップのコアではなく、非常に低電力のデバイスになるでしょう。

実際、ITRSのエグゼクティブサマリーでは、データセンター、モバイル、およびInternet of Everything(モノのインターネットの後継者)での将来のデバイスの周波数、帯域幅、および動作特性に関する広範な予測が行われている一方で、従来のデスクトップとラップトップの将来を予測しようとしないでください。最も近いのは、2029年までに平均のモバイルプロセッサに25のアプリケーションプロセッサと303 GPUコアが含まれ、単一コンポーネントの最大周波数が4.7 GHz(おそらくバースト周波数)になると予測しています。

レポートの意味するところは明らかです。CPUパフォーマンスの大幅な改善を求める人は、生のクロック速度の改善ではなく、新しいコンピューティングアーキテクチャ、マルチスレッドの改善、または一般的なメモリパフォーマンスの改善を求めることをお勧めします。 Intel 不振 提供することになると アーキテクチャの改善、 私たちはこの前線に息を止めません。

Copyright © 全著作権所有 | 2007es.com