コンピュータの未来:3Dチップスタッキング

シンガポールのA * STARおよびApplied Materials Advanced Packaging lab

数週間以内に、Intelは最初の量産22nm部品であるIvy Bridgeをリリースします。さらに重要なのは、3Dの「トライゲート」FinFETトランジスタを最初に使用することです。これらのCPUは信じられないほど高速で、ほとんど電力を使用しませんが、最終的には、もう少し人生を絞るための最後の最後の努力です。 すぐに壁にぶつかる材料とプロセス。コンピューティングは依然として主にシングルスレッドです。より多くのトランジスタとより多くのコアを問題に投げ込むことは、今のところあなたを連れて行くだけです。

幸いなことに、シリコン業界に待望の寿命を提供するもう1つの成熟したテクノロジがあります。それは、チップスタッキング、または正式な名称である3Dウェーハレベルのチップパッケージです。チップの積み重ねは、まさにそのように聞こえます。完成したコンピュータチップ(DRAMなど)を取り出し、別のチップ(CPU)の上に置きます。その結果、回路基板上でセンチメートル離れていた2つのチップが、 ミリメートル未満 離れて。これにより、消費電力が削減され(銅線を介してデータを送信するのは厄介なビジネスです)、帯域幅も大幅に向上します。



シンガポールラボのアプライドマテリアルマシンもちろん、DRAMチップだけをCPUの上に乗せることはできません。チップはチップスタッキングを考慮して設計する必要があり、実際にダイを整列させて取り付けるには、特殊な機械が必要です。このため、アプライドマテリアルズは、 Intelが使用するすべてのマシンを作る、TSMC、Samsung、GloFo、およびその他すべての半導体メーカー—およびA * STARのマイクロエレクトロニクス研究所(IME)が発表しました シンガポールに最先端の3Dチップパッケージングラボを開設。 1億ドル以上の投資を組み合わせて建設されたCenter of Excellence in Advanced Packagingは、完全な300ミリメートルの生産ラインとA * STARに固有の3Dパッケージツールを含む14,000平方フィートのクリーンルームを備えています。センターは商業施設ではありませんが、実際にはTSMCやSamsungなどの他の企業が3Dパッケージを試してみるための施設として設計されています。もちろん、アプライドマテリアルズに関する限り、これは自社の機械を実演して販売するための優れた方法です。



バンプ+ RDL + TSVチップスタッキング(以下のトランスポーザ)チップをスタックする方法は主に3つあり、すべて新しいリサーチセンターで利用できます。最も基本的な手法(バンプ+ RDL)は、2つのチップをスタックし、それらをスタックの一番下にあるフリップチップに接続することを含みます。チップは物理的に近接しています。これは良い前進ですが、互いに直接通信することはできません。この技法は、DRAMをCPUの上に配置するために一部のSoCですでに使用されています。 2番目の手法も最も複雑で、シリコン貫通ビア(TSV、右の写真)と呼ばれます。 TSVでは、垂直の銅チャネルが各ダイに組み込まれているため、TSVが互いの上に配置されると、TSVがチップを接続します。これは、IBMと3Mが使用する手法です。 何百ものメモリダイをスタックする 超高密度DRAMを作るために。これまでのところ、TSVは実際にはカメラのCMOSセンサーでのみ使用されていますが、技術が成熟するにつれて、今後数年間で採用が増加します。

3番目の手法は技術的には積み重ねられていませんが、「高度なパッケージング」としてカウントされますが、シリコントランスポーザを使用します(上の写真、積み重ねられたチップの下)。トランスポーザーは、実質的には「ミニマザーボード」のように機能するシリコンの一部であり、2つ以上のチップを接続します(覚えている場合) ブレッドボード 新進の電子エンジニアとしての日々から、それは同じ種類のものですが、はるかに小規模です)。この手法の利点は、配線を短くする(帯域幅を広くし、電力消費を少なくする)メリットを享受できることですが、構成チップをまったく変更する必要がありません。トランスポーザーは、今後のマルチGPU NvidiaおよびAMDグラフィックスカードで使用される予定です。



理論的には、この方法でスタックできるダイの数に制限はほとんどありません。アプライドマテリアルズ、マイクロン、サムスンは、8層のDIMMのアイデアを動員してきましたが、インタビューで、アプライドマテリアルズはさらに多くの層が可能であるべきであると語っています。唯一の実際の制限は、発熱と散逸です。これにより、スタックに搭載できるCPUの数が制限されますが、SoC全体— CPU、DRAM、NANDフラッシュ、無線、電源管理IC、およびGPU —に理由はありません単一のシリコン貫通ビアに組み込むことができませんでした。アプライドマテリアルズによれば、これにより、パッケージが約35%小さくなり、消費電力が50%少なくなり、パフォーマンスが大幅に向上します。スマートフォンやタブレットに関しては望ましい特性です。今後、TSVは、モバイルやサーバーなどの電力効率を重視するスペースを支配する可能性があります。

TSVチップスタッキングの利点

最後に、チップスタッキングは明らかにIntelの3D FinFETとの相乗効果で機能します。ただし、奇妙なことに、TSMCはそのすべてをカバーしていますが、IntelのロードマップにはTSVの兆候はありません。覚えておくべき最も重要なことは、新しい製造およびパッケージングプロセスのロールアウトには長い時間がかかることです。FinFETの大量生産を解決するのにIntelは10年かかりました。同様に、チップスタッキングは、ほとんど同じくらい。アプライドマテリアルズとIMEの新しい3Dパッケージラボは間違いなく正しい方向への一歩ですが、次のデスクトップCPUがその上にDRAMをスタックすることを期待しないでください。少なくとも数年はまだです。



Copyright © 全著作権所有 | 2007es.com